数字IC岗位是吃青春饭吗?

整理自回答:狼牙土豆&Jacky
链接:https://www.zhihu.com/question/381327741
来源:知乎

知乎上有一个话题 “数字IC岗位是吃青春饭吗?”,不是非常热门,但是领域相关,是个值得思考的问题。

先说结论:
“在保持永远思考的条件下,数字IC岗位不是吃青春饭,而是吃经验饭”

百度百科上对于Verilog HDLVHDL做出了这样的解释:

【HDL(hardware description language)是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言。可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。——百度百科】

是的,20世纪80年代,这个语言距今已经40年,期间针对电路设计的修修改改并没有出现翻天覆地的大改动,也没有被时间和市场抛弃。

第一、在现有工艺没有突破性创新并大量量产推广之前,以晶体管为基础的数字电路设计描述方法并不会变。

第二、数字电路就是一个由严密的逻辑组成的巨大建筑,经验的累积非常重要。小到一个加法器能不能加,加上去会不会有timing问题;bug如何去修正;各种逻辑描述的优劣,如何才能写出物理实现最平衡的电路;对各种EDA的掌握和熟悉

…..

更别说大到各种各样的算法建模前的预研,复杂算法的RTL实现,如此种种不一而足。

这恐怕不是上上培训班然后教你个“XXX天学会XXX”就能教给你的,不在完全匹配的岗位上磨练十年,或许连我列出的这些都学不完。不可否认,培训班带你入门是没有问题的。

第三、对于芯片开发平台,以及EDA软件,这么多年了,一直是M,S,C三家在搞。不管从语言掌握还是工具熟练度上来讲,老手肯定经验丰富。这真是一个吃经验的活。

第四、没人敢把较高风险的系统交给有”青春”但是没有经验的人去做。一次流片,特别是高端工艺失败的代价可以顷刻让小公司破产。驱动这个社会的是资本,而资本又是逐利的,但是资本也是最聪明的,他清楚应该选谁。十年之后,你大约35岁的日子,别人的“中年危机”正是你在IC这个领域成熟的时间段,可以说是风华正茂。可以在技术上继续前进,或者以经验来带领团队,可以抽身出来完成创业。

看看你身边有没有35的数字IC工程师,是失业?还是各个公司抢的对象,当然前提是你不要从25到35一直都是混的心态。

IC试错成本太高,用新手犯错代价太高,所以这一行,永远都是老带新,带上路才行。设计、验证以及后端都一样。

最后,客观地说,ICer并不是严格意义上的程序员,我们是数字电路的设计者维护者,我们的每一行语言都会转换成物理意义上真实存在的与或非门,被光刻机印刻在芯片的最深处,成为所有现代工业物品中最核心的“大脑”,为它们赋予智慧。

所以,数字IC岗位不是吃的青春饭,而是经验饭,前提是要永远保持思考,学习,以及积累。

本文转载自公众号:芯片数字实验室
原文链接:https://mp.weixin.qq.com/s/if9WQ6K6NV6CbKDC14Zs3A
未经作者同意,请勿转载!

推荐阅读

  • Exceptions,数字后端设计中出现的高频词
  • 数字IC设计中低功耗设计方法概述
  • 认真check,run脚本不是新手着急的事

想了解更多内容,欢迎关注芯片数字实验室专栏,由于工具,你可以专注在更重要的事情上。

发表评论

邮箱地址不会被公开。 必填项已用*标注